RZ Tools - DDR Configurator - Test Patterns - RZG2L - 2026-02-10

2026-02-10
Renesas Electronics Corp.
EP/EPMD/EPMSM/SM1
Hirofumi Saito
hirofumi.saito.cj@renesas.com

Table of Contents

1. Overview
2. Link
3. Results
4. Procedures
    4.1. Generate Expected Test Patterns
    4.2. D3-01-1, C-000
    4.3. D3-01-1,C-010
    4.4. D3-01-1, C-001
    4.5. D3-01-1, C-011
    4.6. D3-01-1, C-111
    4.7. D3-01-2, C-000
    4.8. D3-01-3, C-000
    4.9. D3-01-4, C-000
    4.10. D3-02-1, C-000
    4.11. D3-02-2, C-000
    4.12. D3-02-3, C-000
    4.13. D3-02-4, C-000
    4.14. D4-01-1, C-000
    4.15. D4-01-2, C-000
    4.16. D4-01-3, C-000
    4.17. D4-01-4, C-000
    4.18. D4-02-1, C-000
    4.19. D4-02-2, C-000

4.20. D4-02-3, C-000
4.21. D4-02-4, C-000
4.22. D4-01-1, C-010
4.23. D4-01-1, C-001
4.24. D4-01-1, C-011
4.25. D4-01-1, C-111
4.26. D4-01-2, C-010
4.27. D4-01-2, C-011
4.28. D4-01-2, C-111
4.29. D4-03-1, C-000
4.30. D4-03-2, C-000
4.31. D4-03-3, C-000
4.32. D4-03-4, C-000
4.33. D4-04-1, C-000
4.34. D4-04-2, C-000
4.35. D4-04-3, C-000
4.36. D4-04-4, C-000
4.37. T-1b
4.38. T-1bc
4.39. T-1c
4.40. T-2c
5. Script
5.1. How to Check
6. Add - 2026-02-12

1. Overview

To create test patterns of DDR Configurator for RZ/G2L.

- To generate expected test patterns using Excel.
- To generate DDR parameters using Python script.
- To compare with 2 results.

2. Link

- ISDRZDDRFLTOL-77

3. Results

There are no differences between original Excel version and Python version within test cases.

4. Procedures

4.1. Generate Expected Test Patterns

4.2. D3-01-1, C-000

Code 4-1: D3-01-1, C-000

```
$ python3 ddr_configurator_g2l.py \
    --product 'rzg2l' \
    --topology 'other' \
    --condition 'd3-01-1' \
    --connection 'C-000' \
    --analog '[34, 120, 60, 60, 34, "0b10", "0b10", 30, 60, "-"]' \
    --swizzle '["CS0#", "CS1#", "RAS#", "CAS#", "WE#", "BA0", "BA1", "BA2",
"A0", "A1", "A2", "A3", "A4", "A5", "A6", "A7", "A8", "A9", "A10/AP", "A11",
"A12/BC#", "A13", "A14", "A15", "ODT0", "ODT1", "DQS0", "DQS1", "DQ0",
"DQ1", "DQ2", "DQ3", "DQ4", "DQ5", "DQ6", "DQ7", "DQ8", "DQ9", "DQ10",
"DQ11", "DQ12", "DQ13", "DQ14", "DQ15"]'
```

4.3. D3-01-1,C-010

Code 4-2: D3-01-1,C-010

```
$ python3 ddr_configurator_g2l.py \
    --product 'rzg2l' \
    --topology 'other' \
    --condition 'd3-01-1' \
    --connection 'C-010' \
    --analog '[34, 120, 60, 60, 34, "0b10", "0b10", 30, 60, "-"]' \
    --swizzle '["CS0#", "CS1#", "RAS#", "CAS#", "WE#", "BA0", "BA1", "BA2",
"A0", "A1", "A2", "A3", "A4", "A5", "A6", "A7", "A8", "A9", "A10/AP", "A11",
"A12/BC#", "A13", "A14", "A15", "ODT0", "ODT1", "DQS0", "DQS1", "DQ0",
"DQ1", "DQ2", "DQ3", "DQ4", "DQ5", "DQ6", "DQ7", "DQ8", "DQ9", "DQ10",
"DQ11", "DQ12", "DQ13", "DQ14", "DQ15"]'
```

4.4. D3-01-1, C-001

Code 4-3: D3-01-1, C-001

```
$ python3 ddr_configurator_g2l.py \
    --product 'rzg2l' \
    --topology 'other' \
    --condition 'd3-01-1' \
    --connection 'C-001' \
    --analog '[34, 40, 60, 60, 34, "0b01", "0b00", 60, "off", "-"]' \
    --swizzle '["CS0#", "CS1#", "RAS#", "CAS#", "WE#", "BA0", "BA1", "BA2",
"A0", "A1", "A2", "A3", "A4", "A5", "A6", "A7", "A8", "A9", "A10/AP", "A11",
"A12/BC#", "A13", "A14", "A15", "ODT0", "ODT1", "DQS0", "DQS1", "DQ0",
"DQ1", "DQ2", "DQ3", "DQ4", "DQ5", "DQ6", "DQ7", "DQ8", "DQ9", "DQ10",
"DQ11", "DQ12", "DQ13", "DQ14", "DQ15"]'
```

4.5. D3-01-1, C-011

Code 4-4: D3-01-1, C-011

```
$ python3 ddr_configurator_g2l.py \
    --product 'rzg2l' \
    --topology 'other' \
    --condition 'd3-01-1' \
    --connection 'C-011' \
    --analog '[34, 40, 60, 60, 34, "0b01", "0b00", 60, "off", "-"]' \
    --swizzle '["CS0#", "CS1#", "RAS#", "CAS#", "WE#", "BA0", "BA1", "BA2",
"A0", "A1", "A2", "A3", "A4", "A5", "A6", "A7", "A8", "A9", "A10/AP", "A11",
"A12/BC#", "A13", "A14", "A15", "ODT0", "ODT1", "DQS0", "DQS1", "DQ0",
"DQ1", "DQ2", "DQ3", "DQ4", "DQ5", "DQ6", "DQ7", "DQ8", "DQ9", "DQ10",
"DQ11", "DQ12", "DQ13", "DQ14", "DQ15"]'
```

4.6. D3-01-1, C-111

Code 4-5: D3-01-1, C-111

```
$ python3 ddr_configurator_g2l.py \
    --product 'rzg2l' \
    --topology 'other' \
    --condition 'd3-01-1' \
    --connection 'C-111' \
    --analog '[34, 40, 60, 60, 34, "0b01", "0b00", 60, "off", "-"]' \
    --swizzle '["CS0#", "CS1#", "RAS#", "CAS#", "WE#", "BA0", "BA1", "BA2",
"A0", "A1", "A2", "A3", "A4", "A5", "A6", "A7", "A8", "A9", "A10/AP", "A11",
"A12/BC#", "A13", "A14", "A15", "ODT0", "ODT1", "DQS0", "DQS1", "DQ0",
"DQ1", "DQ2", "DQ3", "DQ4", "DQ5", "DQ6", "DQ7", "DQ8", "DQ9", "DQ10",
"DQ11", "DQ12", "DQ13", "DQ14", "DQ15"]'
```

4.7. D3-01-2, C-000

Code 4-6: D3-01-2, C-000

```
$ python3 ddr_configurator_g2l.py \
    --product 'rzg2l' \
    --topology 'other' \
    --condition 'd3-01-2' \
    --connection 'C-000' \
    --analog '[34, 120, 60, 60, 34, "0b10", "0b10", 30, 60, "-"]' \
    --swizzle '["CS0#", "CS1#", "RAS#", "CAS#", "WE#", "BA0", "BA1", "BA2",
"A0", "A1", "A2", "A3", "A4", "A5", "A6", "A7", "A8", "A9", "A10/AP", "A11",
"A12/BC#", "A13", "A14", "A15", "ODT0", "ODT1", "DQS0", "DQS1", "DQ0",
"DQ1", "DQ2", "DQ3", "DQ4", "DQ5", "DQ6", "DQ7", "DQ8", "DQ9", "DQ10",
"DQ11", "DQ12", "DQ13", "DQ14", "DQ15"]'
```

4.8. D3-01-3, C-000

Code 4-7: D3-01-3, C-000

```
$ python3 ddr_configurator_g2l.py \
    --product 'rzg2l' \
    --topology 'other' \
    --condition 'd3-01-3' \
    --connection 'C-000' \
    --analog '[34, 120, 60, 60, 34, "0b10", "0b10", 30, 60, "-"]' \
    --swizzle '["CS0#", "CS1#", "RAS#", "CAS#", "WE#", "BA0", "BA1", "BA2",
"A0", "A1", "A2", "A3", "A4", "A5", "A6", "A7", "A8", "A9", "A10/AP", "A11",
"A12/BC#", "A13", "A14", "A15", "ODT0", "ODT1", "DQS0", "DQS1", "DQ0",
"DQ1", "DQ2", "DQ3", "DQ4", "DQ5", "DQ6", "DQ7", "DQ8", "DQ9", "DQ10",
"DQ11", "DQ12", "DQ13", "DQ14", "DQ15"]'
```

4.9. D3-01-4, C-000

Code 4-8: D3-01-4, C-000

```
$ python3 ddr_configurator_g2l.py \
    --product 'rzg2l' \
    --topology 'other' \
    --condition 'd3-01-4' \
    --connection 'C-000' \
    --analog '[34, 120, 60, 60, 34, "0b10", "0b10", 30, 60, "-"]' \
    --swizzle '["CS0#", "CS1#", "RAS#", "CAS#", "WE#", "BA0", "BA1", "BA2",
"A0", "A1", "A2", "A3", "A4", "A5", "A6", "A7", "A8", "A9", "A10/AP", "A11",
"A12/BC#", "A13", "A14", "A15", "ODT0", "ODT1", "DQS0", "DQS1", "DQ0",
"DQ1", "DQ2", "DQ3", "DQ4", "DQ5", "DQ6", "DQ7", "DQ8", "DQ9", "DQ10",
"DQ11", "DQ12", "DQ13", "DQ14", "DQ15"]'
```

4.10. D3-02-1, C-000

Code 4-9: D3-02-1, C-000

```
$ python3 ddr_configurator_g2l.py \
    --product 'rzg2l' \
    --topology 'other' \
    --condition 'd3-02-1' \
    --connection 'C-000' \
    --analog '[34, 120, 60, 60, 34, "0b10", "0b10", 30, 60, "-"]' \
    --swizzle '["CS0#", "CS1#", "RAS#", "CAS#", "WE#", "BA0", "BA1", "BA2",
"A0", "A1", "A2", "A3", "A4", "A5", "A6", "A7", "A8", "A9", "A10/AP", "A11",
"A12/BC#", "A13", "A14", "A15", "ODT0", "ODT1", "DQS0", "DQS1", "DQ0",
"DQ1", "DQ2", "DQ3", "DQ4", "DQ5", "DQ6", "DQ7", "DQ8", "DQ9", "DQ10",
"DQ11", "DQ12", "DQ13", "DQ14", "DQ15"]'
```

4.11. D3-02-2, C-000

Code 4-10: D3-02-2, C-000

```
$ python3 ddr_configurator_g2l.py \
    --product 'rzg2l' \
    --topology 'other' \
    --condition 'd3-02-2' \
    --connection 'C-000' \
    --analog '[34, 120, 60, 60, 34, "0b10", "0b10", 30, 60, "-"]' \
    --swizzle '["CS0#", "CS1#", "RAS#", "CAS#", "WE#", "BA0", "BA1", "BA2",
"A0", "A1", "A2", "A3", "A4", "A5", "A6", "A7", "A8", "A9", "A10/AP", "A11",
"A12/BC#", "A13", "A14", "A15", "ODT0", "ODT1", "DQS0", "DQS1", "DQ0",
"DQ1", "DQ2", "DQ3", "DQ4", "DQ5", "DQ6", "DQ7", "DQ8", "DQ9", "DQ10",
"DQ11", "DQ12", "DQ13", "DQ14", "DQ15"]'
```

4.12. D3-02-3, C-000

Code 4-11: D3-02-3, C-000

```
$ python3 ddr_configurator_g2l.py \
    --product 'rzg2l' \
    --topology 'other' \
    --condition 'd3-02-3' \
    --connection 'C-000' \
    --analog '[34, 120, 60, 60, 34, "0b10", "0b10", 30, 60, "-"]' \
    --swizzle '["CS0#", "CS1#", "RAS#", "CAS#", "WE#", "BA0", "BA1", "BA2",
"A0", "A1", "A2", "A3", "A4", "A5", "A6", "A7", "A8", "A9", "A10/AP", "A11",
"A12/BC#", "A13", "A14", "A15", "ODT0", "ODT1", "DQS0", "DQS1", "DQ0",
"DQ1", "DQ2", "DQ3", "DQ4", "DQ5", "DQ6", "DQ7", "DQ8", "DQ9", "DQ10",
"DQ11", "DQ12", "DQ13", "DQ14", "DQ15"]'
```

4.13. D3-02-4, C-000

Code 4-12: D3-02-4, C-000

```
$ python3 ddr_configurator_g2l.py \
    --product 'rzg2l' \
    --topology 'other' \
    --condition 'd3-02-4' \
    --connection 'C-000' \
    --analog '[34, 120, 60, 60, 34, "0b10", "0b10", 30, 60, "-"]' \
    --swizzle '["CS0#", "CS1#", "RAS#", "CAS#", "WE#", "BA0", "BA1", "BA2",
"A0", "A1", "A2", "A3", "A4", "A5", "A6", "A7", "A8", "A9", "A10/AP", "A11",
"A12/BC#", "A13", "A14", "A15", "ODT0", "ODT1", "DQS0", "DQS1", "DQ0",
"DQ1", "DQ2", "DQ3", "DQ4", "DQ5", "DQ6", "DQ7", "DQ8", "DQ9", "DQ10",
"DQ11", "DQ12", "DQ13", "DQ14", "DQ15"]'
```

4.14. D4-01-1, C-000

Code 4-13: D4-01-1, C-000

```
$ python3 ddr_configurator_g2l.py \
    --product 'rzg2l' \
    --topology 'other' \
    --condition 'd4-01-1' \
    --connection 'C-000' \
    --analog '[34, 60, 60, 60, 34, "0b01", "0b00", 120, "off", 34]' \
    --swizzle '["CS0_n", "CS1_n", "RAS_n/A16", "CAS_n/A15", "WE_n/A14",
"BA0", "BA1", "BG0", "A0", "A1", "A2", "A3", "A4", "A5", "A6", "A7", "A8",
"A9", "A10/AP", "A11", "A12/BC_n", "A13", "ACT_n", "BG1", "ODT0", "ODT1",
"DQS0_t", "DQS1_t", "DQ0", "DQ1", "DQ2", "DQ3", "DQ4", "DQ5", "DQ6", "DQ7",
"DQ8", "DQ9", "DQ10", "DQ11", "DQ12", "DQ13", "DQ14", "DQ15"]'
```

4.15. D4-01-2, C-000

Code 4-14: D4-01-2, C-000

```
$ python3 ddr_configurator_g2l.py \
    --product 'rzg2l' \
    --topology 'other' \
    --condition 'd4-01-2' \
    --connection 'C-000' \
    --analog '[34, 60, 60, 60, 34, "0b01", "0b00", 120, "off", 34]' \
    --swizzle '["CS0_n", "CS1_n", "RAS_n/A16", "CAS_n/A15", "WE_n/A14",
"BA0", "BA1", "BG0", "A0", "A1", "A2", "A3", "A4", "A5", "A6", "A7", "A8",
"A9", "A10/AP", "A11", "A12/BC_n", "A13", "ACT_n", "BG1", "ODT0", "ODT1",
"DQS0_t", "DQS1_t", "DQ0", "DQ1", "DQ2", "DQ3", "DQ4", "DQ5", "DQ6", "DQ7",
"DQ8", "DQ9", "DQ10", "DQ11", "DQ12", "DQ13", "DQ14", "DQ15"]'
```

4.16. D4-01-3, C-000

Code 4-15: D4-01-3, C-000

```
$ python3 ddr_configurator_g2l.py \
    --product 'rzg2l' \
    --topology 'other' \
    --condition 'd4-01-3' \
    --connection 'C-000' \
    --analog '[34, 60, 60, 60, 34, "0b01", "0b00", 120, "off", 34]' \
    --swizzle '["CS0_n", "CS1_n", "RAS_n/A16", "CAS_n/A15", "WE_n/A14",
"BA0", "BA1", "BG0", "A0", "A1", "A2", "A3", "A4", "A5", "A6", "A7", "A8",
"A9", "A10/AP", "A11", "A12/BC_n", "A13", "ACT_n", "BG1", "ODT0", "ODT1",
"DQS0_t", "DQS1_t", "DQ0", "DQ1", "DQ2", "DQ3", "DQ4", "DQ5", "DQ6", "DQ7",
"DQ8", "DQ9", "DQ10", "DQ11", "DQ12", "DQ13", "DQ14", "DQ15"]'
```

4.17. D4-01-4, C-000

Code 4-16: D4-01-4, C-000

```
$ python3 ddr_configurator_g2l.py \
    --product 'rzg2l' \
    --topology 'other' \
    --condition 'd4-01-4' \
    --connection 'C-000' \
    --analog '[34, 60, 60, 60, 34, "0b01", "0b00", 120, "off", 34]' \
    --swizzle '["CS0_n", "CS1_n", "RAS_n/A16", "CAS_n/A15", "WE_n/A14",
"BA0", "BA1", "BG0", "A0", "A1", "A2", "A3", "A4", "A5", "A6", "A7", "A8",
"A9", "A10/AP", "A11", "A12/BC_n", "A13", "ACT_n", "BG1", "ODT0", "ODT1",
"DQS0_t", "DQS1_t", "DQ0", "DQ1", "DQ2", "DQ3", "DQ4", "DQ5", "DQ6", "DQ7",
"DQ8", "DQ9", "DQ10", "DQ11", "DQ12", "DQ13", "DQ14", "DQ15"]'
```

4.18. D4-02-1, C-000

Code 4-17: D4-02-1, C-000

```
$ python3 ddr_configurator_g2l.py \
    --product 'rzg2l' \
    --topology 'other' \
    --condition 'd4-02-1' \
    --connection 'C-000' \
    --analog '[34, 60, 60, 60, 34, "0b01", "0b00", 120, "off", 34]' \
    --swizzle '["CS0_n", "CS1_n", "RAS_n/A16", "CAS_n/A15", "WE_n/A14",
"BA0", "BA1", "BG0", "A0", "A1", "A2", "A3", "A4", "A5", "A6", "A7", "A8",
"A9", "A10/AP", "A11", "A12/BC_n", "A13", "ACT_n", "BG1", "ODT0", "ODT1",
"DQS0_t", "DQS1_t", "DQ0", "DQ1", "DQ2", "DQ3", "DQ4", "DQ5", "DQ6", "DQ7",
"DQ8", "DQ9", "DQ10", "DQ11", "DQ12", "DQ13", "DQ14", "DQ15"]'
```

4.19. D4-02-2, C-000

Code 4-18: D4-02-2, C-000

```
$ python3 ddr_configurator_g2l.py \
    --product 'rzg2l' \
    --topology 'other' \
    --condition 'd4-02-2' \
    --connection 'C-000' \
    --analog '[34, 60, 60, 60, 34, "0b01", "0b00", 120, "off", 34]' \
    --swizzle '["CS0_n", "CS1_n", "RAS_n/A16", "CAS_n/A15", "WE_n/A14",
"BA0", "BA1", "BG0", "A0", "A1", "A2", "A3", "A4", "A5", "A6", "A7", "A8",
"A9", "A10/AP", "A11", "A12/BC_n", "A13", "ACT_n", "BG1", "ODT0", "ODT1",
"DQS0_t", "DQS1_t", "DQ0", "DQ1", "DQ2", "DQ3", "DQ4", "DQ5", "DQ6", "DQ7",
"DQ8", "DQ9", "DQ10", "DQ11", "DQ12", "DQ13", "DQ14", "DQ15"]'
```

4.20. D4-02-3, C-000

Code 4-19: D4-02-3, C-000

```
$ python3 ddr_configurator_g2l.py \
    --product 'rzg2l' \
    --topology 'other' \
    --condition 'd4-02-3' \
    --connection 'C-000' \
    --analog '[34, 60, 60, 60, 34, "0b01", "0b00", 120, "off", 34]' \
    --swizzle '["CS0_n", "CS1_n", "RAS_n/A16", "CAS_n/A15", "WE_n/A14",
"BA0", "BA1", "BG0", "A0", "A1", "A2", "A3", "A4", "A5", "A6", "A7", "A8",
"A9", "A10/AP", "A11", "A12/BC_n", "A13", "ACT_n", "BG1", "ODT0", "ODT1",
"DQS0_t", "DQS1_t", "DQ0", "DQ1", "DQ2", "DQ3", "DQ4", "DQ5", "DQ6", "DQ7",
"DQ8", "DQ9", "DQ10", "DQ11", "DQ12", "DQ13", "DQ14", "DQ15"]'
```

4.21. D4-02-4, C-000

Code 4-20: D4-02-4, C-000

```
$ python3 ddr_configurator_g2l.py \
    --product 'rzg2l' \
    --topology 'other' \
    --condition 'd4-02-4' \
    --connection 'C-000' \
    --analog '[34, 60, 60, 60, 34, "0b01", "0b00", 120, "off", 34]' \
    --swizzle '["CS0_n", "CS1_n", "RAS_n/A16", "CAS_n/A15", "WE_n/A14",
"BA0", "BA1", "BG0", "A0", "A1", "A2", "A3", "A4", "A5", "A6", "A7", "A8",
"A9", "A10/AP", "A11", "A12/BC_n", "A13", "ACT_n", "BG1", "ODT0", "ODT1",
"DQS0_t", "DQS1_t", "DQ0", "DQ1", "DQ2", "DQ3", "DQ4", "DQ5", "DQ6", "DQ7",
"DQ8", "DQ9", "DQ10", "DQ11", "DQ12", "DQ13", "DQ14", "DQ15"]'
```

4.22. D4-01-1, C-010

Code 4-21: D4-01-1, C-010

```
$ python3 ddr_configurator_g2l.py \
    --product 'rzg2l' \
    --topology 'other' \
    --condition 'd4-01-1' \
    --connection 'C-010' \
    --analog '[34, 60, 60, 60, 34, "0b01", "0b00", 120, "off", 34]' \
    --swizzle '["CS0_n", "CS1_n", "RAS_n/A16", "CAS_n/A15", "WE_n/A14",
"BA0", "BA1", "BG0", "A0", "A1", "A2", "A3", "A4", "A5", "A6", "A7", "A8",
"A9", "A10/AP", "A11", "A12/BC_n", "A13", "ACT_n", "BG1", "ODT0", "ODT1",
"DQS0_t", "DQS1_t", "DQ0", "DQ1", "DQ2", "DQ3", "DQ4", "DQ5", "DQ6", "DQ7",
"DQ8", "DQ9", "DQ10", "DQ11", "DQ12", "DQ13", "DQ14", "DQ15"]'
```

4.23. D4-01-1, C-001

Code 4-22: D4-01-1, C-001

```
$ python3 ddr_configurator_g2l.py \
    --product 'rzg2l' \
    --topology 'other' \
    --condition 'd4-01-1' \
    --connection 'C-001' \
    --analog '[40, 40, 60, 60, 34, "0b01", "0b00", 60, "off", 34]' \
    --swizzle '["CS0_n", "CS1_n", "RAS_n/A16", "CAS_n/A15", "WE_n/A14",
"BA0", "BA1", "BG0", "A0", "A1", "A2", "A3", "A4", "A5", "A6", "A7", "A8",
"A9", "A10/AP", "A11", "A12/BC_n", "A13", "ACT_n", "BG1", "ODT0", "ODT1",
"DQS0_t", "DQS1_t", "DQ0", "DQ1", "DQ2", "DQ3", "DQ4", "DQ5", "DQ6", "DQ7",
"DQ8", "DQ9", "DQ10", "DQ11", "DQ12", "DQ13", "DQ14", "DQ15"]'
```

4.24. D4-01-1, C-011

Code 4-23: D4-01-1, C-011

```
$ python3 ddr_configurator_g2l.py \
    --product 'rzg2l' \
    --topology 'other' \
    --condition 'd4-01-1' \
    --connection 'C-011' \
    --analog '[40, 40, 60, 60, 34, "0b01", "0b00", 60, "off", 34]' \
    --swizzle '["CS0_n", "CS1_n", "RAS_n/A16", "CAS_n/A15", "WE_n/A14",
"BA0", "BA1", "BG0", "A0", "A1", "A2", "A3", "A4", "A5", "A6", "A7", "A8",
"A9", "A10/AP", "A11", "A12/BC_n", "A13", "ACT_n", "BG1", "ODT0", "ODT1",
"DQS0_t", "DQS1_t", "DQ0", "DQ1", "DQ2", "DQ3", "DQ4", "DQ5", "DQ6", "DQ7",
"DQ8", "DQ9", "DQ10", "DQ11", "DQ12", "DQ13", "DQ14", "DQ15"]'
```

4.25. D4-01-1, C-111

Code 4-24: D4-01-1, C-111

```
$ python3 ddr_configurator_g2l.py \
    --product 'rzg2l' \
    --topology 'other' \
    --condition 'd4-01-1' \
    --connection 'C-111' \
    --analog '[40, 40, 60, 60, 34, "0b01", "0b00", 60, "off", 34]' \
    --swizzle '["CS0_n", "CS1_n", "RAS_n/A16", "CAS_n/A15", "WE_n/A14",
"BA0", "BA1", "BG0", "A0", "A1", "A2", "A3", "A4", "A5", "A6", "A7", "A8",
"A9", "A10/AP", "A11", "A12/BC_n", "A13", "ACT_n", "BG1", "ODT0", "ODT1",
"DQS0_t", "DQS1_t", "DQ0", "DQ1", "DQ2", "DQ3", "DQ4", "DQ5", "DQ6", "DQ7",
"DQ8", "DQ9", "DQ10", "DQ11", "DQ12", "DQ13", "DQ14", "DQ15"]'
```

4.26. D4-01-2, C-010

Code 4-25: D4-01-2, C-010

```
$ python3 ddr_configurator_g2l.py \
    --product 'rzg2l' \
    --topology 'other' \
    --condition 'd4-01-2' \
    --connection 'C-010' \
    --analog '[34, 60, 60, 60, 34, "0b01", "0b00", 120, "off", 34]' \
    --swizzle '["CS0_n", "CS1_n", "RAS_n/A16", "CAS_n/A15", "WE_n/A14",
"BA0", "BA1", "BG0", "A0", "A1", "A2", "A3", "A4", "A5", "A6", "A7", "A8",
"A9", "A10/AP", "A11", "A12/BC_n", "A13", "ACT_n", "BG1", "ODT0", "ODT1",
"DQS0_t", "DQS1_t", "DQ0", "DQ1", "DQ2", "DQ3", "DQ4", "DQ5", "DQ6", "DQ7",
"DQ8", "DQ9", "DQ10", "DQ11", "DQ12", "DQ13", "DQ14", "DQ15"]'
```

4.27. D4-01-2, C-011

Code 4-26: D4-01-2, C-011

```
$ python3 ddr_configurator_g2l.py \
    --product 'rzg2l' \
    --topology 'other' \
    --condition 'd4-01-2' \
    --connection 'C-011' \
    --analog '[40, 40, 60, 60, 34, "0b01", "0b00", 60, "off", 34]' \
    --swizzle '["CS0_n", "CS1_n", "RAS_n/A16", "CAS_n/A15", "WE_n/A14",
"BA0", "BA1", "BG0", "A0", "A1", "A2", "A3", "A4", "A5", "A6", "A7", "A8",
"A9", "A10/AP", "A11", "A12/BC_n", "A13", "ACT_n", "BG1", "ODT0", "ODT1",
"DQS0_t", "DQS1_t", "DQ0", "DQ1", "DQ2", "DQ3", "DQ4", "DQ5", "DQ6", "DQ7",
"DQ8", "DQ9", "DQ10", "DQ11", "DQ12", "DQ13", "DQ14", "DQ15"]'
```

4.28. D4-01-2, C-111

Code 4-27: D4-01-2, C-011

```
$ python3 ddr_configurator_g2l.py \
    --product 'rzg2l' \
    --topology 'other' \
    --condition 'd4-01-2' \
    --connection 'C-111' \
    --analog '[40, 40, 60, 60, 34, "0b01", "0b00", 60, "off", 34]' \
    --swizzle '["CS0_n", "CS1_n", "RAS_n/A16", "CAS_n/A15", "WE_n/A14",
"BA0", "BA1", "BG0", "A0", "A1", "A2", "A3", "A4", "A5", "A6", "A7", "A8",
"A9", "A10/AP", "A11", "A12/BC_n", "A13", "ACT_n", "BG1", "ODT0", "ODT1",
"DQS0_t", "DQS1_t", "DQ0", "DQ1", "DQ2", "DQ3", "DQ4", "DQ5", "DQ6", "DQ7",
"DQ8", "DQ9", "DQ10", "DQ11", "DQ12", "DQ13", "DQ14", "DQ15"]'
```

4.29. D4-03-1, C-000

Code 4-28: D4-03-1, C-000

```
$ python3 ddr_configurator_g2l.py \
    --product 'rzg2l' \
    --topology 'other' \
    --condition 'd4-03-1' \
    --connection 'C-000' \
    --analog '[34, 60, 60, 60, 34, "0b01", "0b00", 120, "off", 34]' \
    --swizzle '["CS0_n", "CS1_n", "RAS_n/A16", "CAS_n/A15", "WE_n/A14",
"BA0", "BA1", "BG0", "A0", "A1", "A2", "A3", "A4", "A5", "A6", "A7", "A8",
"A9", "A10/AP", "A11", "A12/BC_n", "A13", "ACT_n", "BG1", "ODT0", "ODT1",
"DQS0_t", "DQS1_t", "DQ0", "DQ1", "DQ2", "DQ3", "DQ4", "DQ5", "DQ6", "DQ7",
"DQ8", "DQ9", "DQ10", "DQ11", "DQ12", "DQ13", "DQ14", "DQ15"]'
```

4.30. D4-03-2, C-000

Code 4-29: D4-03-2, C-000

```
$ python3 ddr_configurator_g2l.py \
    --product 'rzg2l' \
    --topology 'other' \
    --condition 'd4-03-2' \
    --connection 'C-000' \
    --analog '[34, 60, 60, 60, 34, "0b01", "0b00", 120, "off", 34]' \
    --swizzle '["CS0_n", "CS1_n", "RAS_n/A16", "CAS_n/A15", "WE_n/A14",
"BA0", "BA1", "BG0", "A0", "A1", "A2", "A3", "A4", "A5", "A6", "A7", "A8",
"A9", "A10/AP", "A11", "A12/BC_n", "A13", "ACT_n", "BG1", "ODT0", "ODT1",
"DQS0_t", "DQS1_t", "DQ0", "DQ1", "DQ2", "DQ3", "DQ4", "DQ5", "DQ6", "DQ7",
"DQ8", "DQ9", "DQ10", "DQ11", "DQ12", "DQ13", "DQ14", "DQ15"]'
```

4.31. D4-03-3, C-000

Code 4-30: D4-03-3, C-000

```
$ python3 ddr_configurator_g2l.py \
    --product 'rzg2l' \
    --topology 'other' \
    --condition 'd4-03-3' \
    --connection 'C-000' \
    --analog '[34, 60, 60, 60, 34, "0b01", "0b00", 120, "off", 34]' \
    --swizzle '["CS0_n", "CS1_n", "RAS_n/A16", "CAS_n/A15", "WE_n/A14",
"BA0", "BA1", "BG0", "A0", "A1", "A2", "A3", "A4", "A5", "A6", "A7", "A8",
"A9", "A10/AP", "A11", "A12/BC_n", "A13", "ACT_n", "BG1", "ODT0", "ODT1",
"DQS0_t", "DQS1_t", "DQ0", "DQ1", "DQ2", "DQ3", "DQ4", "DQ5", "DQ6", "DQ7",
"DQ8", "DQ9", "DQ10", "DQ11", "DQ12", "DQ13", "DQ14", "DQ15"]'
```

4.32. D4-03-4, C-000

Code 4-31: D4-03-4, C-000

```
$ python3 ddr_configurator_g2l.py \
    --product 'rzg2l' \
    --topology 'other' \
    --condition 'd4-03-4' \
    --connection 'C-000' \
    --analog '[34, 60, 60, 60, 34, "0b01", "0b00", 120, "off", 34]' \
    --swizzle '["CS0_n", "CS1_n", "RAS_n/A16", "CAS_n/A15", "WE_n/A14",
"BA0", "BA1", "BG0", "A0", "A1", "A2", "A3", "A4", "A5", "A6", "A7", "A8",
"A9", "A10/AP", "A11", "A12/BC_n", "A13", "ACT_n", "BG1", "ODT0", "ODT1",
"DQS0_t", "DQS1_t", "DQ0", "DQ1", "DQ2", "DQ3", "DQ4", "DQ5", "DQ6", "DQ7",
"DQ8", "DQ9", "DQ10", "DQ11", "DQ12", "DQ13", "DQ14", "DQ15"]'
```

4.33. D4-04-1, C-000

Code 4-32: D4-04-1, C-000

```
$ python3 ddr_configurator_g2l.py \
    --product 'rzg2l' \
    --topology 'other' \
    --condition 'd4-04-1' \
    --connection 'C-000' \
    --analog '[34, 60, 60, 60, 34, "0b01", "0b00", 120, "off", 34]' \
    --swizzle '["CS0_n", "CS1_n", "RAS_n/A16", "CAS_n/A15", "WE_n/A14",
"BA0", "BA1", "BG0", "A0", "A1", "A2", "A3", "A4", "A5", "A6", "A7", "A8",
"A9", "A10/AP", "A11", "A12/BC_n", "A13", "ACT_n", "BG1", "ODT0", "ODT1",
"DQS0_t", "DQS1_t", "DQ0", "DQ1", "DQ2", "DQ3", "DQ4", "DQ5", "DQ6", "DQ7",
"DQ8", "DQ9", "DQ10", "DQ11", "DQ12", "DQ13", "DQ14", "DQ15"]'
```

4.34. D4-04-2, C-000

Code 4-33: D4-04-2, C-000

```
$ python3 ddr_configurator_g2l.py \
    --product 'rzg2l' \
    --topology 'other' \
    --condition 'd4-04-2' \
    --connection 'C-000' \
    --analog '[34, 60, 60, 60, 34, "0b01", "0b00", 120, "off", 34]' \
    --swizzle '["CS0_n", "CS1_n", "RAS_n/A16", "CAS_n/A15", "WE_n/A14",
"BA0", "BA1", "BG0", "A0", "A1", "A2", "A3", "A4", "A5", "A6", "A7", "A8",
"A9", "A10/AP", "A11", "A12/BC_n", "A13", "ACT_n", "BG1", "ODT0", "ODT1",
"DQS0_t", "DQS1_t", "DQ0", "DQ1", "DQ2", "DQ3", "DQ4", "DQ5", "DQ6", "DQ7",
"DQ8", "DQ9", "DQ10", "DQ11", "DQ12", "DQ13", "DQ14", "DQ15"]'
```

4.35. D4-04-3, C-000

Code 4-34: D4-04-3, C-000

```
$ python3 ddr_configurator_g2l.py \
    --product 'rzg2l' \
    --topology 'other' \
    --condition 'd4-04-3' \
    --connection 'C-000' \
    --analog '[34, 60, 60, 60, 34, "0b01", "0b00", 120, "off", 34]' \
    --swizzle '["CS0_n", "CS1_n", "RAS_n/A16", "CAS_n/A15", "WE_n/A14",
"BA0", "BA1", "BG0", "A0", "A1", "A2", "A3", "A4", "A5", "A6", "A7", "A8",
"A9", "A10/AP", "A11", "A12/BC_n", "A13", "ACT_n", "BG1", "ODT0", "ODT1",
"DQS0_t", "DQS1_t", "DQ0", "DQ1", "DQ2", "DQ3", "DQ4", "DQ5", "DQ6", "DQ7",
"DQ8", "DQ9", "DQ10", "DQ11", "DQ12", "DQ13", "DQ14", "DQ15"]'
```

4.36. D4-04-4, C-000

Code 4-35: D4-04-4, C-000

```
$ python3 ddr_configurator_g2l.py \
    --product 'rzg2l' \
    --topology 'other' \
    --condition 'd4-04-4' \
    --connection 'C-000' \
    --analog '[34, 60, 60, 60, 34, "0b01", "0b00", 120, "off", 34]' \
    --swizzle '["CS0_n", "CS1_n", "RAS_n/A16", "CAS_n/A15", "WE_n/A14",
"BA0", "BA1", "BG0", "A0", "A1", "A2", "A3", "A4", "A5", "A6", "A7", "A8",
"A9", "A10/AP", "A11", "A12/BC_n", "A13", "ACT_n", "BG1", "ODT0", "ODT1",
"DQS0_t", "DQS1_t", "DQ0", "DQ1", "DQ2", "DQ3", "DQ4", "DQ5", "DQ6", "DQ7",
"DQ8", "DQ9", "DQ10", "DQ11", "DQ12", "DQ13", "DQ14", "DQ15"]'
```

4.37. T-1b

Code 4-36: T-1b

```
$ python3 ddr_configurator_g2l.py \
    --product 'rzg2l' \
    --topology 'T-1b' \
    --condition 'anything' \
    --connection 'anything' \
    --analog '[40, 40, 60, 60, 34, "0b01", "0b00", 60, "off", 34]' \
    --swizzle '["CS1_n", "CAS_n/A15", "A10/AP", "A1", "BG1", "A3", "A13",
"A0", "A2", "A7", "A11", "A8", "A9", "ACT_n", "A5", "WE_n/A14", "A4", "BG0",
"RAS_n/A16", "A12/BC_n", "ODT0", "A6", "BA0", "BA1", "ODT1", "CS0_n",
"DQS0_t", "DQS1_t", "DQ5", "DQ0", "DQ7", "DQ4", "DQ2", "DQ1", "DQ3", "DQ6",
"DQ9", "DQ14", "DQ15", "DQ12", "DQ8", "DQ13", "DQ11", "DQ10"]'
```

4.38. T-1bc

Code 4-37: T-1bc

```
$ python3 ddr_configurator_g2l.py \
    --product 'rzg2l' \
    --topology 'T-1bc' \
    --condition 'anything' \
    --connection 'anything' \
    --analog '[40, 40, 60, 60, 34, "0b01", "0b00", 60, "off", 34]' \
    --swizzle '["CS1_n", "CAS_n/A15", "A10/AP", "A1", "BG1", "A3", "A13",
"A0", "A2", "A7", "A11", "A8", "A9", "ACT_n", "A5", "WE_n/A14", "A4", "BG0",
"RAS_n/A16", "A12/BC_n", "ODT0", "A6", "BA0", "BA1", "ODT1", "CS0_n",
"DQS0_t", "DQS1_t", "DQ5", "DQ0", "DQ7", "DQ4", "DQ2", "DQ1", "DQ3", "DQ6",
"DQ9", "DQ14", "DQ15", "DQ12", "DQ8", "DQ13", "DQ11", "DQ10"]'
```

4.39. T-1c

Code 4-38: T-1c

```
$ python3 ddr_configurator_g2l.py \
    --product 'rzg2l' \
    --topology 'T-1c' \
    --condition 'anything' \
    --connection 'anything' \
    --analog '[34, 60, 60, 60, 34, "0b01", "0b00", 120, "off", 34]' \
    --swizzle '["CS1_n", "A3", "BG1", "BA0", "A5", "CAS_n/A15", "A1", "A7",
"A6", "ACT_n", "A13", "A2", "BA1", "A10/AP", "A4", "A8", "A9", "BG0",
"CS0_n", "A12/BC_n", "ODT0", "A11", "A0", "WE_n/A14", "ODT1", "RAS_n/A16",
"DQS0_t", "DQS1_t", "DQ4", "DQ1", "DQ0", "DQ3", "DQ7", "DQ5", "DQ6", "DQ2",
"DQ11", "DQ12", "DQ8", "DQ10", "DQ15", "DQ14", "DQ9", "DQ13"]'
```

4.40. T-2c

Code 4-39: T-2c

```
$ python3 ddr_configurator_g2l.py \
    --product 'rzg2l' \
    --topology 'T-2c' \
    --condition 'anything' \
    --connection 'anything' \
    --analog '[34, 60, 60, 60, 34, "0b01", "0b00", 120, "off", 34]' \
    --swizzle '["CS1_n", "RAS_n/A16", "A0", "A12/BC_n", "A5", "WE_n/A14",
"BA1", "A6", "A10/AP", "A4", "A2", "A7", "A1", "A13", "BA0", "A8", "A9",
"BG0", "A3", "ACT_n", "ODT0", "A11", "CAS_n/A15", "BG1", "ODT1", "CS0_n",
"DQS0_t", "DQS1_t", "DQ4", "DQ5", "DQ2", "DQ7", "DQ0", "DQ1", "DQ6", "DQ3",
"DQ14", "DQ8", "DQ12", "DQ15", "DQ9", "DQ10", "DQ11", "DQ13"]'
```

5. Script

`test_ddr_configurator_rzg2l.sh` can check these results.

5.1. How to Check

Code 5-1: How to Check

```
$ bash -x test_ddr_configurator_rzg2l.sh
```

If there are some differences between original Excel version and Python version, `*.diff` file will be remained. And exit code is not zero.

6. Add - 2026-02-12

In [ISDRZDDRFLTOL-77]](https://jira.renesas.eu/browse/ISDRZDDRFLTOL-77#comment-2572125), Son-san request more test patterns below.

- D4-01-2, C-001
- D4-01-2, C-010
- D4-01-2, C-011
- D4-01-2, C-111
- D4-03-1, C-000
- D4-03-2, C-000
- D4-03-3, C-000
- D4-03-4, C-000
- D4-04-1, C-000
- D4-04-2, C-000
- D4-04-3, C-000
- D4-04-4, C-000